搜索结果: 1-12 共查到“知识库 RISC-V”相关记录12条 . 查询时间(0.093 秒)
SNEIK on Microcontrollers: AVR, ARMv7-M, and RISC-V with Custom Instructions
SNEIK SNEIKEN SNEIKHA
2019/8/19
SNEIK is a family of lightweight cryptographic algorithms derived from a single 512-bit permutation. The SNEIKEN authenticated encryption and SNEIKHA hash algorithms are candidates in the ongoing NIST...
RISC-V is a promising free and open-source instruction set architecture. Most of the instruction set has been standardized and several hardware implementations are commercially available. In this pape...
XMSS and Embedded Systems - XMSS Hardware Accelerators for RISC-V
XMSS hash-based signatures post-quantum cryptography
2019/1/2
We describe a hardware-software co-design for the hash-based post-quantum signature scheme XMSS on a RISC-V embedded processor. We provide software optimizations for the XMSS reference implementation ...
Superscalar Encrypted RISC: A Secret Computer in Simulation
Encrypted Computation Computer Architecture
2017/1/3
The architecture is 32-bit OpenRISC, admitting any block cipher compatible with the physical word size chosen for implementation. We are reporting performance from cycle-accurate behavioural simulatio...
RISC-DSP处理器中指令数据相关性的提前判断方法
信号处理 指令相关检测 流水线技术
2011/5/18
RISC-DSP处理器中执行周期数动态可变的指令对数据相关检测造成了困难。该文通过分布式相关检测模型将检测操作转换为依赖关系集合的计算，推测不同流水线状态下后一周期中的依赖关系集合，并根据当前指令相关性和功能单元发出的信号确定当前流水线状态，从而提前判断出下一周期中的指令相关性。按照其集合操作的特点进行逻辑优化，并以所研制的RISC-DSP处理器MediaDSP64原型机为例进行电路实现。综合结果...
8位RISC MCU IP软核仿真的新方法
RISC 仿真 指令存储器模块
2009/5/14
介绍了一种8位RISC MCU IP核的体系结构，采用自顶向下的设计思想对其进行模块划分，分析了流水线及跳转指令操作的实现，提出建立虚拟指令存储器模块对MCU IP核仿真的方案，并给出对虚拟指令存储器初始化的方法，该方法提高了MCU IP软核仿真的效率。
研制开发HS-4075GX台式图形工作站及基础配套软件、HIBASE数据库管理系统、电子邮件系统及图形软件包。电子部六所研制开发的华胜4075GX台式图形工作站采用了先进RISCSPARC和硬件图形加速处理技术。它具有性能高、体积小、体系结构先进、与SUNSPARCSTATION2GX工作站完全兼容，达到国际90年代初水平；华胜键盘、八串一并选件板、单并选件板提高了系统的扩充能力并降低了成本；高级...
面向RISC-DSP处理器的代码生成和优化
代码生成 代码优化 RISC-DSP处理器
2009/1/13
随着嵌入式系统应用的发展，高效和小型化是其主要特点，这对目标代码质量的要求也越来越高。针对自行设计的32位具有RISCDSP结构的媒体处理器MD32特有的体系结构特点，提出C编译器支持的，在汇编代码级通过指令调度和转换指令操作数及其类型的代码优化方法，实现输出高效的并行指令。统计数据表明：代码执行效率平均可以提高15％，而代码密度平均提高12％。
开放性32位RISC处理器IP核的比较与分析
开放性IP 核 性能比较 Dhrystone 2.1
2008/12/1
比较和分析了LEON2，OpenRISC1200，NiosII 等3 种开放性RISC 处理器IP 核的结构特点， 然后分以三种处理器为核心在FPGA 平台上构建了一个评测系统， 采用Dhrystone 2.1 基准测试程序评测了它们的性能最后在0.18um 的CMOS工艺下进行了综合， 给出了它们在ASIC 平台下面积和频率的比较。
成果内容简介、关键技术、技术经济指标：清华大学微电子学研究所通过“八五”攻关，已经建设成为中国1微米级VLSI设计和工艺加工的重要研究开发基地，经济效益分析；在完成“八五”攻关任务过程中，清华大学微电子学研究所十分重视科技为经济建设服务，把开发适宜国内产业的实用技术和有市场需求的产品，作为攻关的重点，因而取得了显著的经济和社会效益。
32位RISC微处理器FPGA验证平台设计与实现
微处理器 FPGA 验证平台 VxWorks操作系统
2008/3/6
微处理器的验证工作是一项复杂而重要的工作。针对传统的FPGA验证在板级验证过程中存在不能快速定位错误和调试方法单一等问题，同时结合“龙腾R2”微处理器的验证需求，设计了“龙腾R2”微处理器的FPGA验证平台，在该验证平台上成功进行了指令和VxWorks操作系统的测试。实践表明该验证平台大大缩短了验证周期，整个验证平台原理清晰，结构简单，扩展灵活、方便。